矩陣切換的概念

　　矩陣的概念引用高數(shù)中的線性代數(shù)的概念，一般指在多路輸入的情況下有多路的輸出選擇，形成下圖的矩陣結(jié)構(gòu)，既每一路輸出都可與不同的輸入信號(hào)“短接”，每路輸出只能接通某一路輸入，但某一路輸入都可(同時(shí))接通不同的輸出，如下圖。 　　輸出1=輸入1，輸出2=輸入2，而輸出3=輸出4=輸入3，或者說(shuō)，每一路輸出可“獨(dú)立”地在輸入中進(jìn)行選擇，而不必關(guān)心其它通道的輸出情況，即可以與其它輸出不同，也可以相同。舉例說(shuō)，8選4是指有4個(gè)獨(dú)立的輸出，每個(gè)輸出可在8個(gè)輸入中任選，或者說(shuō)有4個(gè)獨(dú)立的8選1，只是8個(gè)輸入是相同的。經(jīng)常與此混淆的是分配的概念，比如8選1分4，是指在8個(gè)輸入中選擇出1個(gè)輸出，并將其分配成4個(gè)相同的輸出，雖然外觀上看有4個(gè)輸出，但這4個(gè)輸出是相同的，而不是獨(dú)立的。一般習(xí)慣中，將形成M×N的結(jié)構(gòu)稱為矩陣，而將M×1的結(jié)構(gòu)稱為切換器或選擇器，其實(shí)不過(guò)N=1而已，我們?cè)谟懻摃r(shí)都當(dāng)作矩陣對(duì)待。

　　高清攝像機(jī),RGB采集卡,VGA采集卡,高清視頻采集卡,DVI采集卡,HDMI采集卡,會(huì)議攝像機(jī),LINUX采集卡,HD1080P,VGA編碼器,韋斯科技

　　VGA矩陣接口原理概述及原理

　　VGA顯示與VGA時(shí)序?qū)崿F(xiàn)

　　通用VGA顯示卡系統(tǒng)主要由控制電路、顯示緩存區(qū)和視頻BIOS程序三個(gè)部分組成?？刂齐娐啡鐖D1所示 　　。控制電路主要完成時(shí)序發(fā)生、顯示緩沖區(qū)數(shù)據(jù)操作、主時(shí)鐘選擇和D/A轉(zhuǎn)換等功能;顯示緩沖區(qū)提供顯 　　示數(shù)據(jù)緩存空間;視頻BIOS作為控制程序固化在顯示卡的ROM中。

　　1 VGA時(shí)序分析 　　通過(guò)對(duì)VGA顯示卡基本工作原理的分析可知，要實(shí)現(xiàn)VGA顯示就要解決數(shù)據(jù)來(lái)源、數(shù)據(jù)存儲(chǔ)、時(shí)序?qū)崿F(xiàn) 　　等問(wèn)題，其中關(guān)鍵還是如何實(shí)現(xiàn)VGA時(shí)序。 VGA的標(biāo)準(zhǔn)參考顯示時(shí)序如圖2所示。行時(shí)序和幀時(shí)序都需要產(chǎn) 　　生同步脈沖(Sync a)、顯示后沿(Back porch b)、顯示時(shí)序段(Display interval c)和顯示前沿(Front 　　porch d)四個(gè)部分。幾種常用模式的時(shí)序參數(shù)如表1所示。

　　高清攝像機(jī),RGB采集卡,VGA采集卡,高清視頻采集卡,DVI采集卡,HDMI采集卡,會(huì)議攝像機(jī),LINUX采集卡,HD1080P,VGA編碼器,韋斯科技

　　2 VGA時(shí)序?qū)崿F(xiàn) 　　首先，根據(jù)刷新頻率確定主時(shí)鐘頻率，然后由主時(shí)鐘頻率和圖像分辨率計(jì)算出行總周期數(shù)，再把表1 　　中給出的a、b、c、d各時(shí)序段的時(shí)間按照主計(jì)數(shù)脈沖源頻率折算成時(shí)鐘周期數(shù)。在CPLD中利用計(jì)數(shù)器和RS 　　觸發(fā)器，以計(jì)算出的各時(shí)序段時(shí)鐘周期數(shù)為基準(zhǔn)，產(chǎn)生不同寬度和周期的脈沖信號(hào)，再利用它們的邏輯組 　　合構(gòu)成圖2中的a、b、c、d各時(shí)序段以及D/A轉(zhuǎn)換器的空白信號(hào)BLANK和同步信號(hào)SYNC。 　　VGA參考時(shí)序

　　3 讀SRAM地址的產(chǎn)生方法 　　主時(shí)鐘作為像素點(diǎn)計(jì)數(shù)脈沖信號(hào)，同時(shí)提供顯存SRAM的讀信號(hào)和D/A轉(zhuǎn)換時(shí)鐘，它所驅(qū)動(dòng)的計(jì)數(shù)器的 　　輸出端作為讀SRAM的低位地址。行同步信號(hào)作為行數(shù)計(jì)數(shù)脈沖信號(hào)，它所驅(qū)動(dòng)的計(jì)數(shù)器的輸出端作為讀 　　SRAM的高位地址。由于采用兩片SRAM，所以最高位地址作為SRAM的片選使用。由于信號(hào)經(jīng)過(guò)CPLD內(nèi)部邏輯 　　器件時(shí)存在一定的時(shí)間延遲，在CPLD產(chǎn)生地址和讀信號(hào)讀取數(shù)據(jù)時(shí)，讀信號(hào)、地址信號(hào)和數(shù)據(jù)信號(hào)不能滿 　　足SRAM讀數(shù)據(jù)的時(shí)序要求?？梢岳糜布娐穼?duì)讀信號(hào)進(jìn)行一定的時(shí)序調(diào)整，使各信號(hào)之間能夠滿足讀 　　SRAM和為DAC輸入數(shù)據(jù)的時(shí)序要求。

　　4 數(shù)據(jù)寬度和格式 　　如果VGA顯示真彩色BMP圖像，則要R、G、B三個(gè)分量各8位，即24位表示一個(gè)像素值，很多情況下還采 　　用32位表示一個(gè)像素值。為了節(jié)省顯存的存儲(chǔ)空間，可采用高彩色圖像，即每個(gè)像素值由16位表示，R、G 　　、B三個(gè)分量分別使用5位、6位、5位，比真彩色圖像數(shù)據(jù)量減少一半，同時(shí)又能滿足顯示效果。